PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-206491

(43) Date of publication of application: 28.07.2000

(51)Int.CI.

GO2F 1/133 GO9G 3/20

GO9G 3/36

(21)Application number: 11-004221

(71)Applicant : SONY CORP

(22)Date of filing:

11.01.1999

(72)Inventor: MORITA SHINTARO


MAEKAWA TOSHIICHI KAWAMURA AKESHI

SHIRAE MITSUYUKI

(54) LIQUID CRYSTAL DISPLAY

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a liquid crystal display device which narrows frame and reduces power consumption of a liquid crystal panel. SOLUTION: In an active matrix type liquid crystal display device of a point sequential pre-charge system, one transfer stage from among the transfer stages arranged in the horizontal direction, a transfer input pulse of, e.g. a shift register 41n is delayed by one period of a horizontal clock Hck with serially connected shift registers 41n, 44n, and is used as a timing pulse (b) for controlling a real data writing analog switch 46n of an n-th column, and is used as a timing pulse (a) for directly controlling a pre-charging analog switch 46n of the n-th column, and a point sequential pre-charge function is given to a horizontal point sequential drive circuit.



(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開2000-206491

(P2000-206491A) (43)公開日 平成12年7月28日(2000.7.28)


(51) Int. Cl. 7	i)Int. Cl. ⁷			FΙ		テーマコード(参考)		
G 0 2 F	1/133	5 5 0		G 0 2 F	1/133	550	2Н093	
G 0 9 G	3/20	611		G 0 9 G	3/20	611 A	A 5C006	<u>و</u> ي
		•				611 I	₹ 5C080	₽
		623				623 H	₹	22
	3/36				3/36			Ӿ = 3
	審査請求 未請求 請求項の数5			OL		(全9頁) 156		
(a.) HIET AT ET	Ad- EEE			(ma) Haffe	22222	100		110
(21)出願番号	特願平11-4221			(71)出願人	ソニー株式会社			
(22) 出願日	平成11年1月11日 (1999. 1. 11)				東京都品川区北品川6丁目7番35号			
				(72)発明者	森田			
					東京都品川区北品川6丁目7番35号 ソニー			
					株式会	社内		
				(72)発明者	前川	敏一		
					東京都	品川区北品)	川6丁目7番35	号 ソニー
					株式会	社内		
		•		(74)代理人	100086	298		
					弁理士	船橋 國	訓	
			•				最	終頁に続く

(54) 【発明の名称】液晶表示装置

(57) 【要約】

【課題】 基本的に同じ回路構成のプリチャージ回路および水平点順次駆動回路を画素部を挟んで反対側に配置した場合、画素部の上下両側に同程度の規模の回路を配置するための領域を確保する必要があることから、額縁サイズの縮小化の妨げになり、また電力面でのデメリットも大きい。

【解決手段】 点順次プリチャージ方式のアクティブマトリクス型液晶表示装置において、水平方向に並んだ転送段のうちの1つの転送段、例えばシフトレジスタ41nの転送入力パルスを、直列接続されたシフトレジスタ41n,44nで水平クロックHckの1周期分だけ遅らせてn列目の実データ書き込み用のアナログスイッチ46nを制御するタイミングパルスbとして用いるとともに、直接n列目のプリチャージ用のアナログスイッチ47nを制御するタイミングパルスaとして用い、水平点順次駆動回路に点順次プリチャージ機能をも持たせる。



【特許請求の範囲】

画素部のデータ線に対応して配置され、 【請求項1】 このデータ線に対して信号を選択的に供給する第1のス イッチ群と、

前記データ線に対して信号の供給に先立って所定の電圧 を選択的に与える第2のスイッチ群と、

前記データ線に対応した段数の転送段からなり、各転送 段から出力される転送パルスに基づいて前記第2のスイ ッチ群の各スイッチを順次動作させるとともに、同一の 転送段から出力される転送パルスに基づいて前記第1の 10 スイッチ群の各スイッチを順次動作させる駆動回路とを 備えたことを特徴とする液晶表示装置。

前記駆動回路は、前記同一の転送段から 【請求項2】 出力される転送パルスに基づいて、前記第1,第2のス イッチ群の各スイッチのうち、所定の転送段数だけ離れ たスイッチを動作させることを特徴とする請求項1記載 の液晶表示装置。

【請求項3】 前記駆動回路は、転送パルスを順次出力 する第1の転送段群と、前記第1の転送段群の各転送段 から出力される転送パルスを所定の遅延時間だけ遅延す 20 る第2の転送段群とを有し、前記第1の転送段群の各転 送段の転送入力パルス又は転送出力パルスに基づいて前 記第2のスイッチ群の各スイッチを順次動作させるとと もに、同一の転送段から出力されかつ前記第2の転送段 群の対応する転送段を経た転送パルスに基づいて前記第 1のスイッチ群の各スイッチを順次動作させることを特 徴とする請求項1記載の液晶表示装置。

【請求項4】 前記駆動回路は、前記第1の転送段群の 各転送段の転送入力パルス又は転送出力パルスを極性反 転した反転パルスと、同一の転送段から出力されかつ前 30 記第2の転送段群の対応する転送段を経た転送パルスと の論理積をとるANDゲートを有し、このANDゲート の出力パルスに基づいて前記第1のスイッチ群の各スイ ッチを順次動作させることを特徴とする請求項3記載の 液晶表示装置。

【請求項5】 前記第2の転送段群は、前記第1の転送 段群の各転送段ごとに、直列に接続された複数段の転送 段からなることを特徴とする請求項3記載の液晶表示装

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、液晶表示装置に関 し、特にデータ線への信号の供給に先立って当該データ 線に対して所定の振幅のパルス電圧を点順次にて与える ことによってプリチャージを行う点順次プリチャージ方 式のアクティブマトリクス型液晶表示装置に関する。

[0002]

【従来の技術】ビデオカメラやデジタルカメラの小型化 に伴い、これらのカメラにモニターとして搭載される液 示装置のうち、水平駆動系や垂直駆動系などの周辺駆動 回路を画素部と同一基板上に形成したいわゆる駆動回路 一体型の液晶表示装置では、COG(chip on glass) を 搭載するアモルファス液晶表示装置と異なり、ガラス基 板上に結晶化されたシリコンで薄膜トランジスタを形成 することから、画素部の周辺領域(以下、額縁と称す) に駆動回路を配置することになるため、額縁サイズ、ひ いては液晶パネルの外形サイズに影響を及ぼすことにな

【0003】ところで、駆動回路一体型液晶表示装置に おいて、データ線への信号の供給に先立って当該データ 線を点順次にてプリチャージする方式を採る場合、従来 は、図10に示すように、データ線を点順次でプリチャ ージするプリチャージ回路101を、実データを点順次 で書き込む水平点順次駆動回路102とは、画素部10 3を挟んで反対側に配置する構成を採っていた。なお、 プリチャージ回路101は、一般的に、水平点順次駆動 回路102と同様にシフトレジスタによって構成されて いる。

[0004]

【発明が解決しようとする課題】しかしながら、上述し た従来技術では、基本的に同じ回路構成のプリチャージ 回路101および水平点順次駆動回路102を画素部1 03を挟んで反対側に配置した構成となっているので、 画素部103の上下両側に同程度の規模の回路を配置す るための領域を確保する必要があることから、額縁サイ ズの縮小化の妨げになり、また消費電力の増加やクロッ ク供給線の高負荷容量化などに伴い電力面でのデメリッ トも大きかった。

【0005】本発明は、上記課題に鑑みてなされたもの であり、その目的とするところは、液晶パネルの狭額縁 化および低消費電力化を可能とした液晶表示装置を提供 することにある。

[0006]

【課題を解決するための手段】本発明による液晶表示装 置は、画素部のデータ線に対応して配置され、このデー タ線に対して信号を選択的に供給する第1のスイッチ群 と、データ線に対して信号の供給に先立って所定の電圧 を選択的に与える第2のスイッチ群と、データ線に対応 40 した段数の転送段からなり、各転送段から出力される転 送パルスに基づいて第2のスイッチ群の各スイッチを順 次動作させるとともに、同一の転送段から出力される転 送パルスに基づいて第1のスイッチ群の各スイッチを順 次動作させる駆動回路とを備えた構成となっている。

【0007】上記構成の点順次プリチャージ方式のアク ティブマトリクス型液晶表示装置において、第1のスイ ッチ群の各スイッチは各画素に実データを售き込むため のスイッチとして機能し、第2のスイッチ群の各スイッ チはデータ線を予めプリチャージするためのスイッチと 晶表示装置にもその外形の小型化が要求される。液晶表 50 して機能する。そして、駆動回路の複数段の転送段のう

ちの1つの転送段から出力される転送パルスは、実デー タを書き込むためのタイミングパルスとして用いられる とともに、プリチャージのためのタイミングパルスとし ても用いられる。これにより、実データの書き込みを点 順次で行うための当該駆動回路は、点順次のプリチャー ジ機能をも持つことになる。

[0008]

【発明の実施の形態】以下、本発明の実施の形態につい て図面を参照して詳細に説明する。図1は、本発明の一 実施形態に係る点順次プリチャージ方式アクティブマト 10 リクス型液晶表示装置の基本構成を示すプロック図であ る。

【0009】図1において、本実施形態に係る液晶表示 装置10は、後述するように液晶セルが2次元マトリク ス状に配置されてなる画素部11と、点順次プリチャー ジ機能をも備えて画素部11の例えば上側に配置され、 各画素への実データの魯き込みおよびプリチャージを点 順次で行う水平点順次駆動回路12と、画素部11の例 えば左側に配置され、各画素を行単位で順次駆動する垂 直駆動回路13とを備えた構成となっている。

【0010】図2に、画素部11の構成の一例を示す。 同図において、2次元マトリクス状に配置された各画素 20は、スイッチング素子である薄膜トランジスタ21 と、この薄膜トランジスタ21のドレイン電極に画素電 極が接続された液晶セル22と、薄膜トランジスタ21 のドレイン電極に一方の電極が接続された補助容量23 とから構成されている。

【0011】この画素構造において、各画素20の薄膜 トランジスタ21は、そのゲート電極がゲート線…,2 4m-1, 24m, 24m+1, …に接続され、そのソ 30 ース電極がデータ線(信号線)…, 25n-1, 25 n, 25n+1, …に接続されている。また、液晶セル 22の対向電極は、コモン電圧VCOMが与えられるコ モン線26に接続されている。

【0012】〔第1具体例〕図3は、点順次プリチャー ジ機能付水平点順次駆動回路12の第1具体例を示すブ ロック図である。

【0013】図3において、画案部11の水平方向の画 素数に対応した数のシフトレジスタ (S/R) …, 31 n-1, 31n, 31n+1, …が設けられている。シ フトレジスタ…, 31n-1, 31n, 31n+1, … の各々は、例えばクロックド・インバータ構成となって おり、互いに逆相の2つの水平クロックHck1, Hc k 2に同期してシフト動作を行う。これらシフトレジス タ…, 31n-1, 31n, 31n+1, …は、画面の 左右反転を実現するために、図の右方向と左方向の両方 向へのスキャン(走査)が可能な接続関係となってい る。

【0014】すなわち、シフトレジスタ31n-1の出 力端がスキャン方向制御スイッチ32n-1を介してシ 50 ために、バッファ…, 34n-1, 34n, 34n+

フトレジスタ31nの入力端に、シフトレジスタ31n の出力端がスキャン方向制御スイッチ32nを介してシ フトレジスタ31n+1の入力端に、シフトレジスタ3 1 n + 1 の出力端がスキャン方向制御スイッチ32n+ 1を介してシフトレジスタ31n+2の出力端に、…… という具合に接続されている。これにより、水平スター トパルスがシフトレジスタ…→31n−1→31n→3 $1n+1\rightarrow 31n+2\rightarrow \cdots$ の順にシフトされるので、図 の右方向へのスキャンを実現できる。

【0015】また、シフトレジスタ31n+2の出力端 がスキャン方向制御スイッチ33n+1を介してシフト レジスタ31n+1の入力端に、シフトレジスタ31n の出力端がスキャン方向制御スイッチ33nを介してシ フトレジスタ31nの入力端に、シフトレジスタ31n の出力端がスキャン方向制御スイッチ33n-1を介し てシフトレジスタ31n-1の入力端に、……という具 合に接続されている。これにより、水平スタートパルス がシフトレジスタ…→31n+2→31n+1→31n →31n-1→…の順にシフトされるので、図の左方向 20 へのスキャンを実現できる。

【0016】シフトレジスタ…, 31n-1, 31n, 31n+1、…の各々から出力される転送パルスは、水 平走査パルスとして対応するバッファ (Buf.)…, 3 4n-1, 34n, 34n+1, …に供給される。バッ ファ…, 34n-1, 34n, 34n+1, …は、シフ トレジスタ…, 31n-1, 31n, 31n+1, …か ら与えられる水平走査パルスを互いに逆相の2つの水平 走査パルスにして、例えばCMOSトランジスタからな るアナログスイッチ…, 35n-1, 35n, 35n+ 1, …に供給する。

【0017】アナログスイッチ…, 35n-1, 35 n, 35n+1, …は、その各出力端がデータ線…, 2 4n-1, 24n, 24n+1, …の一端に接続されて おり、バッファ…, 34n-1, 34n, 34n+1, …から互いに逆相の2つの水平走査パルスが与えられる ことによってオン状態となり、各々の信号電圧Vsig を対応するデータ線…, 24n-1, 24n, 24n+ 1, …に供給する。

【0018】このように、シフトレジスタ…, 31n-1,31n,31n+1,…の各々から出力される転送 パルスが、バッファ…, 34n-1, 34n, 34n+ 1, …を介して互いに逆相の2つの水平走査パルスとな り、実データ書き込み用のタイミングパルスとしてアナ ログスイッチ…, 35n-1, 35n, 35n+1, … に与えられ、これらアナログスイッチ…, 35n-1, 35n, 35n+1, …が順にオン/オフ動作を行うこ とにより、水平方向にてスキャンが行われ、実データの 書き込みが点順次で実行される。

【0019】また、点順次プリチャージ機能を実現する

6

1, …から出力される互いに逆相の2つの水平走査パルスは、例えば2列先のプリチャージ用のアナログスイッチ…,36n-1,36n,36n+1,…にもプリチャージ用タイミングパルスとして供給されるようになっている。すなわち、バッファ34n-1から出力される2つの水平走査パルスがアナログスイッチ36n+1に、バッファ34nから出力される2つの水平走査パルスがアナログスイッチ36n+2に、……という具合に供給される。

【0021】プリチャージ用のアナログスイッチ…,36n,36n+1,…は、その各出力端が実データ書き込み用のアナログスイッチ…,35n-1,35n,35n+1,…の各出力端と共にデータ線…,24n-1,24n,24n+1,…の一端に接続されており、水平スキャンの際に2列前のバッファから互いに逆相の2つの水平走査パルスが、プリチャージ用タイミングパルスとして与えられることによってオン状態となり、所定の振幅のプリチャージ電圧Psigを対応するデータ線…,24n-1,24n,24n+1,…に供給する。

【0022】例えばn+1列目のアナログスイッチ36n+1について考えると、右方向へのスキャンの際には、2列前のn-1列目のバッファ34n-1から互いに逆相の2つの水平走査パルスが出力され、アナログスイッチ35n-1がオン状態となってn-1列目のデータ線25n-1に対して信号電圧Vsigが供給されるときに、当該2つの水平走査パルスに応答してアナログスイッチ36n+1がオン状態になることにより、n+1列目のデータ線25n+1への信号電圧Vsigの供給に先立って当該データ線25n+1に対するプリチャージ電圧Psigによるプリチャージが行われる。

【0023】上述したように、点順次プリチャージ方式 のアクティブマトリクス型液晶表示装置 10において、 水平方向に並んだ転送段のうちの1つの転送段のシフト レジスタから出力される転送パルスを、その列の実デー タの書き込みと例えば2列先のプリチャージの2つのタ イミングを制御するタイミングパルスとして用いるよう にしたことにより、水平点順次駆動回路12に点順次プ 50

リチャージ機能をも持たせることができる。

【0024】これにより、図1において、点順次プリチャージ機能付の水平点順次駆動回路12を、画素部11に対して一方側(本例では、上側)にのみ配置することが可能となる。特に、図3の回路構成から明らかなように、従来の水平点順次駆動回路の回路構成をそのまま用い、これに点順次プリチャージ機能を付加した回路構成を採っていることから、点順次プリチャージ機能付の水平点順次駆動回路12を構成するに際しても、スペース的に従来の水平点順次駆動回路と同程度で済むことになる。

【0025】 [第2具体例] 図4は、点順次プリチャージ機能付水平点順次駆動回路12の第2具体例を示すブロック図である。

【0026】図4において、画素部11の水平方向の画素数に対応した数の第1シフトレジスタ(S/R1) …, 41n-1, 41n, 41n+1, …が設けられている。第1シフトレジスタ…, 41n-1, 41n, 41n+1, …の各々は、例えばクロックド・インバータ構成となっており、互いに逆相の2つの水平クロックHck1, Hck2に同期してシフト動作を行う。これら第1シフトレジスタ…, 41n-1, 41n, 41n+1, …は、画面の左右反転を実現するために、図の右方向と左方向の両方向へのスキャンが可能な接続関係となっている。

【0027】すなわち、シフトレジスタ41n-1の出力端がスキャン方向制御スイッチ42n-1を介してシフトレジスタ41nの入力端に、シフトレジスタ41nの出力端がスキャン方向制御スイッチ42nを介してシフトレジスタ41n+1の入力端に、シフトレジスタ41n+1の出力端がスキャン方向制御スイッチ42n+1を介してシフトレジスタ41n+2の出力端に、……という具合に接続されている。これにより、水平スタートパルスがシフトレジスタ…→41n-1→41n→41n+1→41n+2→…の順にシフトされるので、図の右方向へのスキャンを実現できる。

【0028】また、シフトレジスタ41n+2の出力端がスキャン方向制御スイッチ43n+1を介してシフトレジスタ41n+1の入力端に、シフトレジスタ41nの出力端がスキャン方向制御スイッチ43nを介してシフトレジスタ41nの出力端がスキャン方向制御スイッチ43n-1を介してシフトレジスタ41n-1の入力端に、……という具合に接続されている。これにより、水平スタートパルスがシフトレジスタ…→41n+2→41n+1→41n→41n-1→…の順にシフトされるので、図の左方向へのスキャンを実現できる。

【0029】第1シフトレジスタ…, 41n-1, 41n, 41n+1, …に対応して第2シフトレジスタ…, 44n-1, 44n, 44n+1, …が設けられてい

8

る。これら第2シフトレジスタ…, 44n-1, 44n , 44n+1, …も、第1シフトレジスタ…, 41n-1, 41n, 41n+1, …と同様に、例えばクロックド・インバータ構成となっており、互いに逆相の2つの水平クロックHck1, Hck2に同期してシフト動作を行う。

【0030】そして、第1シフトレジスタ…, 41n-1, 41n, 41n+1, …の各々から出力される転送パルスが、第2シフトレジスタ…, 44n-1, 44n, 44n+1, …にそれぞれ供給される。これにより、図5のタイミングチャートに示すように、第1シフトレジスタ…, 41n-1, 41n, 41n+1, …の各転送入力パルスaに対して、第2シフトレジスタ…, 44n-1, 44n, 44n+1, …の各々から出力される転送パルスbが、水平クロックHck(Hck1/Hck2)のパルス幅をtwとすると、2tw(水平クロックHckの1周期)だけシフトされた位相関係となる。

【0031】ここで、第1シフトレジス9…、41nー 1, 41n, 41n +1, …の各転送入力パルスaは、プリチャージのための第1の水平走査パルスとしてバッファ…、45n -1, 45n, 45n +1, …に供給され、また第2シフトレジス9…、44n -1, 44n, 44n +1, …の各々から出力される転送パルスbは、実デー9の書き込みのための第2の水平走査パルスとしてバッファ…、45n -1, 45n, 45n +1, …に供給される。

【0032】これらバッファ…, 45n-1, 45n, 45n+1, …は、第2シフトレジスタ…, 44n-1, …は、第2シフトレジスタ…, 44n-1, 44n, 44n+1, …から与えられる水平走査パルス b を互いに逆相の2つの水平走査パルスにして、例えばCMOSトランジスタからなるアナログスイッチ…, 46n-1, 46n, 46n+1, …に供給し、また第1シフトレジスタ…, 41n-1, 41n, 41n+1, …から与えられる水平走査パルス a を互いに逆相の2つの水平走査パルスにして、例えばCMOSトランジスタからなるアナログスイッチ…, 47n-1, 47n+1, …に供給する。

【0033】アナログスイッチ…, 46n-1, 46n, 46n+1, …は、その各出力端がデータ線…, 24n-1, 24n, 24n+1, …の一端に接続されており、バッファ…, 34n-1, 34n, 34n+1, …から水平走査パルス a に基づいて互いに逆相の2つの水平走査パルスが、実データ書き込み用タイミングパルスとして与えられることによってオン状態となり、各々の信号電圧Vs i gを対応するデータ線…, 24n-1, 24n, 24n+1, …に供給する。

【0034】このように、第1シフトレジスタ…、41 ッチ37a,37bが不要となるため、その分だけ回路 n-1,41n,41n+1,…の各入力パルスaが、 構成を簡略化できることになる。これに加えて、スキャ バッファ…,45n-1,45n,45n+1,…を介 50 ン方向制御スイッチが不要であることに伴って次のよう

して互いに逆相の2つの水平走査パルスとなり、プリチャージ用タイミングパルスとしてアナログスイッチ…、47n-1,47n,47n+1,…に与えられ、これらアナログスイッチ…,47n-1,47n,47n+1,…が順にオン/オフ動作を行うことにより、当該水平走査パルスaに基づく実データの書き込みに先立って、それよりも水平クロックHckの1周期分(2tw)だけ前にデータ線…,25n-1,25n,25n+1,…に対してプリチャージ電圧Psigが与えられ、プリチャージが点順次で実行される。

【0035】また、第2シフトレジスタ…,44n-1,44n,44n+1,…の各々から出力される転送パルスbが、バッファ…,45n-1,45n,45n+1,…を介して互いに逆相の2つの水平走査パルスとなり、実データ書き込み用タイミングパルスとしてアナログスイッチ…,46n-1,46n,46n+1,…に与えられ、これらアナログスイッチ…,46n-1,46n,46n+1,…が順にオン/オフ動作を行うことにより、水平方向にてスキャンが行われ、実データの書き込みが点順次で実行される。

【0036】上述したように、点順次プリチャージ方式のアクティブマトリクス型液晶表示装置10において、水平方向に並んだ転送段のうちの1つの転送段、例えばシフトレジスタ41nの転送入力パルスを、直列接続されたシフトレジスタ41n、44nを通して例えば水平クロックHckの1周期分(2tw)だけ遅らせてn列目の実データの書き込みのタイミングを制御するタイミングパルスとして用いるとともに、直接n列目のプリチャージのタイミングを制御するタイミングパルスとして用いるようにしたことにより、水平点順次駆動回路12に点順次プリチャージ機能をも持たせることができて

【0037】また、先述した第1具体例に係る水平点順 次駆動回路と比較した場合に、第2シフトレジスタ…, 44n-1, 44n, 44n+1, …を追加する分だけ 回路構成が若干複雑になるものの、第1具体例の場合の ように、自段の転送段で発生された1つのタイミングパルス (転送パルス) を、自段の実データの書き込み用の 7ナログスイッチと、プリチャージすべきタイミング分だけ離れた他段のプリチャージ用のアナログスイッチへ 伝送するための配線について、その引き回しを必要としないために、本具体例に係る水平点順次駆動回路の方が、回路の占有面積を小さくできることになる。

【0038】 さらに、左右反転についても第1シフトレジスタ…, 41n-1, 41n, 41n+1, …にて処理されることから、図3におけるスキャン方向制御スイッチ37a, 37bが不要となるため、その分だけ回路構成を簡略化できることになる。これに加えて、スキャン方向制御スイッチが不要であることに伴って次のよう

な利点もある。

【0039】すなわち、スキャン方向制御スイッチ37 a、37bを構成する例えばMOSトランジスタは抵抗 が大きいことから、当該スキャン方向制御スイッチを必 要とする第1具体例の場合には、バッファ…、34nー 1, 34n, 34n+1, …として駆動能力の大きいも のが要求され、それに伴って駆動トランジスタのサイズ が大きくならざるを得ない。これに対して、第2具体例 の場合には、スキャン方向制御スイッチが不要であるこ とから、バッファ…, 45n-1, 45n, 45n+ 1,…として駆動能力の小さいものを用いれば良いた め、駆動トランジスタのサイズは小さくて済み、その分 だけ回路の占有面積をさらに小さくできることになる。 【0040】なお、この第2具体例では、第1シフトレ ジスタ…, 41n-1, 41n, 41n+1, …の転送 入力パルスを自段のプリチャージ用のタイミングパルス として用いるとしたが、第1シフトレジスタ…, 41 n -1、41n,41n+1,…の各々から出力される転 送出力パルスを自段のプリチャージ用のタイミングパル スとして用いることも可能である。ただし、この場合に 20 は、タイミング遅延のためにシフトレジスタを1段分追 加する必要が生じる。したがって、転送入力パルスを自 段のプリチャージ用のタイミングパルスとして用いた方 が、タイミング遅延のためのシフトレジスタの段数を最 小限にできるため、回路規模を縮小する上で有利であ る。

【0041】ところで、プリチャージの動作は実データ の書き込みに先立って行われている必要があることか ら、図5のタイミングチャートにおいて、プリチャージ 用タイミングパルス a と実データ書き込み用タイミング 30 パルスbとはオーバーラップしないことが条件となる。 しかしながら、第2具体例に係る水平点順次駆動回路に おいて、第1シフトレジスタ…, 41n-1, 41n, 41n+1, …および第2シフトレジスタ…, 44n-1, 44n, 44n+1, …を構成する回路素子のバラ ツキなどに起因して、両タイミングパルスa, bのパル ス幅が変動してオーバーラップする虞れがある。

【0042】そこで、第2具体例に係る水平点順次駆動 回路の変形例として、プリチャージ用タイミングパルス aと実データ書き込み用タイミングパルスbがオーバー 40 ラップしないように制御するための回路構成を提案す る。以下、その2つの変形例について説明する。

【0043】 [第1変形例] 図6は、第2具体例に係る 水平点順次駆動回路の第1変形例を示すブロック図であ り、図中、図4と同等部分には同一符号を付して示して ある。なお、ここでは、説明を簡略化して理解を容易に するために、n列目の回路構成のみを示すものとする。

【0044】図6において、第1シフトレジスタ41n の転送入力パルス a が第1の水平走査パルスとして直接 バッファ45 nに供給されるとともに、インバータ48 50 示す。

で極性反転され、その反転パルスcがANDゲート49 の一方の入力となる。NANDゲート49の他方の入力 としては、第2シフトレジスタ44nから出力される転 送パルスbが与えられる。NANDゲート49の出力パ ルスdは、インバータ50で極性反転され、その反転パ ルスeが第2の水平走査パルスとしてバッファ45nに 供給される。

10

【0045】このように、第1シフトレジスタ41nの 転送入力パルス a の反転パルス c と第 2 シフトレジスタ 10 44 n から出力される転送パルス b との論理積をとるこ とにより、図7のタイミングチャートから明らかなよう に、プリチャージ用タイミングパルス a と実データ書き 込み用タイミングパルスeとが絶対にオーバーラップし ないようにすることができる。

【0046】例えば、第2シフトレジスタ44nから出 力される転送パルス b のパルス幅が、図7に点線で示す 如く変動し、第1シフトレジスタ41nの転送入力パル スaと第2シフトレジスタ44mから出力される転送パ ルスbがオーバーラップしたと仮定した場合、当該転送 パルスbが第1シフトレジスタ41nの転送入力パルス aの反転パルス c と論理積をとられることで、NAND ゲート49の出力パルスdは転送入力パルスaと同相の パルスとなるため、その反転パルスである実データ書き 込み用タイミングパルスeは、第1シフトレジスタ41 nの転送入力パルスであるプリチャージ用タイミングパ ルス a と絶対にオーバーラップすることはないのであ る。

【0047】[第2変形例]図8は、第2具体例に係る 水平点順次駆動回路の第2変形例を示すプロック図であ り、図中、図4と同等部分には同一符号を付して示して ある。この第2変形例では、第2具体例の場合には2段 直列接続であったシフトレジスタを3段以上直列に接続 し、その段数に応じてプリチャージ用タイミングパルス a に対する実データ書き込み用タイミングパルス b の遅 延時間を任意に設定できるようにした構成を採ってい る。すなわち、N段 (N≥3) のシフトレジスタ…, 4 1 n-1, 4 1 n, 4 1 n+1, ...,, 4 N n-1, 4Nn, 4Nn+1, …を、各列(各転送段)ごと に直列に接続した構成となっている。

【0048】このように、シフトレジスタをN段直列に 接続した構成を採ることにより、プリチャージ用タイミ ングパルス a に対して実データ書き込み用タイミングパ ルスbをその段数に応じた遅延時間だけ遅らせることが できる。したがって、プリチャージ用タイミングパルス a と実データ書き込み用タイミングパルス b は絶対にオ ーバーラップすることはないのである。そして、水平ク ロックHckのパルス幅をtwとし、シフトレジスタの 段数をNとすると、遅延時間は、tw×Nで設定される ことになる。図9に、N=4の場合のタイミング関係を

20

【0049】ここで、遅延時間を延ばす場合を考えた場 合、図3に示した第1具体例のように配線を引き回す方 式では、配線数とともにバッファ…, 34n-1, 34 n, 34n+1, …のサイズまでが増大することにな る。これに対して、この第2変形例に係る回路構成で は、遅延時間を増やすためには同一サイズのシフトレジ スタを1段ずつ増やすだけで良いため、回路規模の上で も有利である。

[0050]

【発明の効果】以上説明したように、本発明によれば、 点順次プリチャージ方式のアクティブマトリクス型液晶 表示装置において、水平方向に配置された複数段の転送 段のうちの1つの転送段から出力される転送パルスを、 実データを書き込むためのタイミングパルスとして用い るとともに、プリチャージのためのタイミングパルスと しても用い、実データの書き込みを点順次で行うための 駆動回路に、点順次のプリチャージ機能をも持たせるよ うにしたことにより、画素部の周辺回路としての回路規 模を縮小できるため、液晶パネルの狭額縁化および低消 費電力化が可能となる。

【0051】これにより、ビデオカメラやデジタルカメ ラにモニターとして搭載される液晶表示装置において、 その外形を小型化できるため、ビデオカメラやデジタル カメラの小型化に大きく寄与できることになる。

【図面の簡単な説明】

【図1】本発明の一実施形態に係る点順次プリチャージ 方式アクティブマトリクス型液晶表示装置の基本構成を 示すブロック図である。

【図2】画素部の構成の一例を示す回路図である。

の第1具体例を示すブロック図である。

【図4】点順次プリチャージ機能付水平点順次駆動回路 の第2具体例を示すブロック図である。

【図5】第2具体例の動作説明のためのタイミングチャ ートである。

【図6】第2具体例の第1変形例を示すブロック図であ

【図7】第1変形例の動作説明のためのタイミングチャ ートである。


【図8】第2具体例の第2変形例を示すブロック図であ 10 る。

【図9】第2変形例の動作説明のためのタイミングチャ ートである。


【図10】従来例の構成を示すブロック図である。 【符号の説明】

11…画素部、12…点順次プリチャージ機能付水平点 順次駆動回路、13…垂直駆動回路、20…画素、21 …薄膜トランジスタ、22…液晶セル、25n-1, 2 5n, 25n+1, 25n+2…データ線、31n-1, 31n, 31n+1, 31n+2, 41n-1, 4 1n, 41n+1, 41n+2, 44n-1, 44n,44n+1, 44n+2…シフトレジスタ、32n-1, 32n, 32n+1, 33n-1, 33n, 33n +1, 42n-1, 42n, 42n+1, 43n-1, 43n, 43n+1…スキャン方向制御スイッチ、34 n-1, 34n, 34n+1, 34n+2, 45n-1, 45n, 45n+1, 45n+2…バッファ、35 n-1, 35 n, 35 n+1, 35 n+2, 46 n-1、46n、46n+1、46n+2…実データ書き込 み用アナログスイッチ、36n-1,36n,36n+ 【図3】点順次プリチャージ機能付水平点順次駆動回路 30 1,36n+2,47n-1,47n,47n+1,4 7 n + 2 … プリチャージ用アナログスイッチ

【図1】




【図2】




| (図 3 | 33n-1 | 33n | 33n+1 | 31n+2 | 35/R | 32n-1 | 35/R | 34n-1 | 34n+2 | Buf. | 37a | Buf. | Buf. | Buf. | Buf. | 35n+2 | 36n-1 | 36n+2 | 36n+

【図4】



【図8】



フロントページの続き

(72) 発明者 河村 明士

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(72) 発明者 白江 光行

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

Fターム(参考) 2H093 NA42 NC10 NC12 NC16 NC22

ND34 ND39 ND42 ND49

5C006 AC09 AF72 BB16 BC12 BC16

BF03 BF26 BF27 BF34 FA16

FA41 FA47

5C080 AA10 BB05 DD22 DD26 FF11 '

JJ02 JJ04